台積電 CoWoS 外溢最大受惠者？英特爾 EMIB 良率傳 90%，先進封裝成翻身關鍵

在 AI 晶片需求持續推升先進封裝產能緊張之際，Intel 的 EMIB 封裝技術再度成為市場焦點。科技媒體 Wccftech 引述廣發證券科技研究分析師 Jeff Pu 的說法指出，Intel EMIB 良率已達 90%，顯示這項被視為 Intel Foundry 轉型關鍵的先進封裝技術，已具備進一步導入 AI 資料中心晶片的成熟度。

(陳立武封神！Citrini 評 Intel 「今年最出色財報」盼承接台積電 CoWoS 外溢需求)

這也呼應研究機構 Citrini Research 先前對 Intel 的看法：Intel 不一定需要立刻在先進製程全面擊敗台積電，但在台積電 CoWoS 持續供不應求的情況下，Intel 的 EMIB 與 Foveros 有機會承接 AI ASIC、chiplet 與 HBM 封裝外溢需求，成為 AI 供應鏈中的「relief valve」。

EMIB 良率達 90%，Intel Foundry 轉型關鍵拼圖浮現

Wccftech 報導指出，Intel EMIB 被視為公司最關鍵的代工與先進封裝技術之一，其定位是提供一種相較台積電 CoWoS 更具成本效益、也更容易擴展的 2.5D 封裝替代方案。

EMIB，全名 Embedded Multi-die Interconnect Bridge，是 Intel 的嵌入式多晶片互連橋技術。與傳統 2.5D 封裝使用大型矽中介層不同，EMIB 透過嵌入在封裝基板中的小型矽橋，連接多顆 die 或 chiplet。Intel 主張，這種設計可以減少額外矽面積使用，提升良率、降低功耗與成本，也讓不同製程節點、不同 IP 的晶片更容易整合在同一封裝中。

Wccftech 指出，Jeff Pu 稱 Intel EMIB 良率已達 90%，這對 Intel Foundry 是重要利多，也解釋為何近期市場對 Intel Foundry 的信心有所回升。報導還提到，Google 下一代 TPU 傳出將採用 Intel 先進封裝，NVIDIA 下一代 Feynman 晶片也被市場傳聞與 EMIB 技術連結，Meta 則被點名可能在 2028 年後期的 CPU 計畫中使用 EMIB。

Citrini：AI 供應鏈真正瓶頸，不只是 GPU，而是先進封裝

這正是 Citrini Research 先前看多 Intel 的核心理由。Citrini 曾將「先進封裝」列為其 2026 年重要交易主題之一，並指出市場過去常把 AI 半導體競爭簡化成 NVIDIA 對 ASIC、台積電對 Intel，或 Blackwell 對 TPU，但這種框架忽略了更深層瓶頸：無論最後是哪一種 AI 晶片勝出，都需要先進封裝。

Google TPU、Amazon Trainium、Meta MTIA，甚至 OpenAI 未來可能推出的自研晶片，本質上都會走向多 die、多 chiplet、多 HBM 的架構。這些晶片不是彼此完全替代，而是共同消耗有限的先進封裝產能。

因此，Citrini 認為，Intel 的機會並不是立刻在最先進製程上擊敗台積電，而是利用 EMIB 與 Foveros，承接台積電 CoWoS 供不應求後外溢出來的 AI 封裝需求。也就是說，晶片本身可以在台積電或三星製造，但最後進入 Intel 先進封裝流程，這將讓 Intel 在 AI 供應鏈中重新取得位置。

EMIB-M 與 EMIB-T：一個重效率，一個為超大 AI 晶片而生

Wccftech 也進一步整理 Intel 目前兩條重要 EMIB 路線：EMIB-M 與 EMIB-T。EMIB-M 的重點是效率。其矽橋中加入 MIM 電容，也就是 Metal-Insulator-Metal capacitor，用來改善供電品質、降低雜訊並提升電源完整性。雖然 MIM 電容成本略高於一般金氧金電容，但穩定性較佳、漏電較低，適合需要高頻寬互連與穩定供電的 chiplet 封裝。

EMIB-T 則是為更大規模 AI 晶片而設計。它在 EMIB 橋中導入 TSV，也就是矽穿孔技術，讓電力與訊號可以直接透過 EMIB 橋垂直傳輸，而不是像 EMIB-M 那樣繞過橋接結構供電。這使 EMIB-T 更適合高效能 AI 晶片，尤其是需要整合大量 HBM、多顆運算 chiplet 與更複雜互連架構的資料中心晶片。簡單來說，EMIB-M 解決的是效率與供電穩定性，EMIB-T 則瞄準超大尺寸 AI 封裝。

2028 年挑戰超過 12 倍光罩尺寸，Intel 要追上 hyperscaler AI 晶片需求

Wccftech 報導指出，目前 EMIB-T 已可支援超過 8 倍 reticle size 的晶片擴展，在 120 x 120 封裝中整合 12 顆 HBM、4 顆高密度 chiplet，以及超過 20 個 EMIB-T 連接。到了 2028 年，Intel 計畫將 EMIB-T 擴展到超過 12 倍 reticle size，封裝尺寸超過 120 x 180，並可容納超過 24 顆 HBM die 與超過 38 個 EMIB-T 橋接。

這個目標直指 hyperscaler AI 晶片時代。隨著 Google、Amazon、Meta、Microsoft 等雲端巨頭投入自研 AI ASIC，單顆晶片封裝面積會越來越大，HBM 數量也會持續增加。AI 晶片競爭不再只是單一 GPU 性能，而是整個封裝能否容納更多運算 die、更多 HBM、更多互連，並維持良率、功耗與成本可控。

Wccftech 也提到，台積電預計到 2028 年可達到 14 倍 reticle size，並整合最多 20 個 HBM packages；此外，台積電還有 SoW（System on Wafer）等超大型封裝方案，但成本也會高於一般 CoWoS。

也就是說，Intel 並不是沒有競爭壓力。台積電仍是先進封裝龍頭，但如果 Intel EMIB 能以較高良率、較低成本與更彈性的異質整合能力切入，市場自然會重新評估 Intel 在 AI 封裝供應鏈中的價值。

Intel 不必只靠 18A，先進封裝可能先讓它回到牌桌

過去市場談 Intel 轉型，焦點多集中在 18A 製程進度、代工業務能否拿下外部客戶，以及 Intel 是否有機會追上台積電。然而，Citrini 的觀點更務實：Intel 回到 AI 供應鏈牌桌的第一步，未必是先在先進製程全面反超，而是從先進封裝切入。

這對 Intel 尤其重要。AI 資料中心需求過去主要推升 GPU 與 HBM，但隨著雲端巨頭投入自研 ASIC，AI 晶片走向多 die、多 chiplet、多 HBM 的架構，伺服器 CPU、客製化 ASIC、HBM 與先進封裝正在被市場一併重新定價。換句話說，AI 供應鏈的瓶頸不再只是「誰有最強 GPU」，而是「誰能把更多運算晶片與記憶體有效封裝在一起」。

這也解釋為什麼 Intel 財報後，Citrini 形容可能是「今年最出色的財報」之一。市場重新評估 Intel，若 EMIB 良率已達 90% 的說法，能獲得客戶驗證，Intel 將有機會向 hyperscaler、AI ASIC 設計公司與大型晶片客戶證明，它不只是先進製程追趕者，也可能成為先進封裝的替代供應商。

換言之，EMIB 的意義已不只是 Intel 內部技術展示，而是可能成為公司切入 AI 封裝外溢需求的具體抓手。隨著 EMIB-M 強化供電效率、EMIB-T 導入 TSV 並瞄準更大尺寸封裝，Intel 正試圖把 EMIB 從既有產品使用的封裝技術，推向 2028 年 hyperscaler AI 晶片所需的超大型封裝平台。

對 Intel 來說，真正的突破也許不是立刻擊敗台積電，而是在 CoWoS 供不應求、AI 晶片全面 chiplet 化的時代，先成為全球 AI 封裝產能缺口中的關鍵替代方案。

這條交易主題也不只牽涉 Intel 本身。Citrini 此前指出，若 AI ASIC 與 chiplet 架構持續擴張，受惠者可能延伸到整個先進封裝生態系，包括 Amkor、Kulicke & Soffa、BESI 等封裝與設備公司。也就是說，市場押注的未必只是 Intel 單一公司的逆襲，而是 AI 晶片架構改變後，先進封裝供應鏈被重新定價的機會。

這篇文章 台積電 CoWoS 外溢最大受惠者？英特爾 EMIB 良率傳 90%，先進封裝成翻身關鍵 最早出現於 鏈新聞 ABMedia。