AI 浪潮推動半導體產業版圖變革，過去曾被視為後段製程的先進封裝技術，如今已躍升為 AI 晶片供應鏈的重點部分。隨著台積電 CoWoS 晶圓平均定價突破一萬美元、媲美 7 奈米先進製程，封測產業正從「低毛利」走向「高價值」競爭領域。
與此同時，Intel EMIB 悄然崛起，先進封裝市場的競爭格局也開始出現微妙變化。
CoWoS 不再只是後段製程，封裝技術定價重估
過去，封裝被視為晶片製造流程中附加價值較低的部分。然而隨著 AI 晶片對運算密度與記憶體頻寬的要求急速攀升，這個認知已被徹底翻轉。工商時報指出，透過 2.5D 與 3D 封裝架構，結合晶粒堆疊與異質整合技術，先進封裝正成為延續摩爾定律的關鍵路徑，將直接左右 AI 晶片的效能、功耗與系統架構。
市場數據更能證明這場定價重估，晶片業者透露，單片 CoWoS 晶圓平均售價約 1 萬美元，已與 7 奈米先進製程相當。
同時，先進封裝無需仰賴造價上億美元的 EUV 機台，資本支出相對較低，搭配弘塑 (3131)、均華 (6640)、萬潤 (6187) 等台廠設備導入，形成「高訂價、低折舊」的獲利結構，毛利率潛力正快速向先進製程靠攏。
台積電商業模式改變，封裝佔營收比重持續攀升
先進封裝的崛起，也正在從根本上改變台積電的商業模式。先進封裝佔台積電整體營收比重在 2025 年已達約一成，且該數字正隨 AI 晶片需求持續攀升。台積電的定位，正從傳統「晶圓代工」逐漸轉向「系統級整合服務」，封裝環節的戰略價值大幅放大。
產能擴張的速度更反映出市場信心。法人預估，台積電先進封裝產能 2026 年約達 130 萬片，2027 年挑戰 200 萬片，供給端正全力追趕需求缺口。
在技術佈局上，台積電也積極推進 SoIC 三維堆疊與 COUPE 矽光子整合平台，透過光電共封裝 (CPO) 將運算與光通訊整合於同一封裝架構，進一步降低功耗、提升傳輸效率。
Intel EMIB 崛起，分析師怎麼看封裝版圖競爭？
與此同時，Citrini 分析師 Jukan 近期在社群平台 X 發文透露，大量資深工程師傳言正陸續加入 Intel EMIB 先進封裝團隊，預期 EMIB 有能力搶下一定規模的市場份額。
網友 @christophauto 也在回覆提到了 CoWoS 目前的擴張瓶頸，指出 CoWoS 採用的大面積矽中介層在擴大光罩尺寸時，光罩拼接 (reticle stitching) 的難度與成本將迅速攀升並影響良率，矽中介層面積也會在放大後提高翹曲 (warpage) 風險。同時圓形晶圓切割方形中介層，本就存在難以迴避的面積浪費問題。
相較之下，EMIB 省去大面積矽中介層、以小矽橋嵌入有機基板的架構，擴展彈性更高；一旦導入玻璃基板，熱穩定性進一步提升，成本競爭力更為突出。
不過缺點是，EMIB 的矽橋面積與佈線密度限制了互連頻寬，傳輸距離較長、延遲略高於 CoWoS，對頻寬需求極為苛刻的 GPU 廠商而言是硬傷。此外，台積電對此也正積極研發 CoPoS (面板級封裝) 技術，以矩形面板取代圓形晶圓，直接化解光罩拼接與晶圓浪費的限制，預計最快 2028 至 2029 年進入量產。
(陳立武封神！Citrini 評 Intel 「今年最出色財報」盼承接台積電 CoWoS 外溢需求)
競爭合作並行，CoWoS 寶座短期難以撼動
在應用層的競爭關係上，CoWoS 較受高頻寬需求的 AI 訓練場景歡迎，像是 Nvidia Blackwell 及下一代 Rubin 架構的深度綁定。EMIB 則憑藉成本優勢與大尺寸封裝彈性，在推論與雲端業者自研 ASIC 市場逐步取得立足點，像是 Google 規劃在 2027 年 TPU v9 的導入。
然而，台積電 CoWoS 與 Intel EMIB 之間並非單純的競爭關係。台積電在先前法說會上就透露，將開放計算晶片供 Intel EMIB 封裝使用，形成上下游的分工互補。
這場先進封裝的競爭，本質上是市場走向分層成熟的過程：頂端 GPU 訓練場景由 CoWoS 主導，推論與 ASIC 市場則由 EMIB 攻佔。台積電的王座短期內仍穩，但封裝版圖的重塑才正要開始。
這篇文章 CoWoS 晶圓平均定價破萬美元，先進封裝成台積電新獲利引擎 最早出現於 鏈新聞 ABMedia。
相關文章
