Только 1 нанометр, минимальное энергопотребление! Команда Пекинского университета достигла важного прорыва в области чипов

По официальной информации Электронного факультета Пекинского университета, достигнут прорыв в области нелетучих памяти. Команда Чжоу Чэнгуан и Пен Лянмао из Электронного факультета успешно уменьшила физическую длину управляющего затвора ферроэлектрического транзистора до предела в 1 нанометр, создав наиболее миниатюрный и с минимальным энергопотреблением ферроэлектрический транзистор на сегодняшний день, что обещает обеспечить ключевые компоненты для повышения вычислительной мощности и энергоэффективности AI-чипов. Результаты исследования опубликованы онлайн в журнале «Science Advances».

Ниже приводится оригинальный текст статьи:

Команда Чжоу Чэнгуан и Пен Лянмао из Электронного факультета создала самый низкоэнергопотребляющий ферроэлектрический транзистор в мире

Пекинский университет достиг прорыва в области нелетучих памяти. Команда Чжоу Чэнгуан и Пен Лянмао впервые предложила концепцию «ультранизкопотребляющего ферроэлектрического транзистора с нанозатвором». Благодаря тонкой настройке структуры устройства с ферроэлектрической памятью и введению эффекта усиления электрического поля в нанозатворе, создан ферроэлектрический транзистор, способный работать при сверхнизком напряжении 0,6 В, с энергопотреблением всего 0,45 фж/μм, а физическая длина затвора сокращена до 1 нанометра, что делает его самым миниатюрным и с наименьшим энергопотреблением ферроэлектрическим транзистором в мире. Это открывает новые возможности для создания высокопроизводительных чипов с узлом менее 1 нанометра и архитектур AI с высокой вычислительной мощностью, основанных на новых физических механизмах хранения. Этот прорыв опубликован под названием «Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V» в научном журнале «Science Advances».

Снимок статьи

Логические устройства и память — это два основных компонента для построения интегральных схем. Логические элементы формируют «центральный процессор вычислений и управления», а ячейки памяти — «хранилище данных». Вместе они занимают более 70% рынка интегральных схем. Под воздействием закона Мура логические транзисторы постоянно миниатюризируются и улучшаются по архитектуре, что позволяет выпускать логические чипы с технологическим узлом 2 нм, а CMOS-транзисторы работают при низком напряжении 0,7 В. Однако развитие нелетучих памяти за последние десятилетия значительно отставало: основные технологии, такие как флеш-память, трудно миниатюризировать до передовых узлов, а для стирания данных требуется напряжение выше 5 В. Поэтому современные чипы вынуждены интегрировать схемы повышения и понижения напряжения между логическими блоками и памятью, что увеличивает площадь, энергопотребление и вызывает другие проблемы. Более того, в основе современных архитектур AI лежит оптимизация потоков данных, и несоответствие напряжений между логикой и памятью мешает эффективной передаче данных, что значительно снижает вычислительную мощность AI-чипов и увеличивает энергопотребление.

Перспективы развития напряжений логических и памятьных чипов и совместимость с нанозатворной ферроэлектрической структурой

Ферроэлектрический транзистор использует поляризацию ферроэлектрического материала для хранения данных и считается перспективной технологией в пост-Муровских чипах. Благодаря механизму двустабильной поляризации и трехконтактной структуре, он может реализовать нелетучую архитектуру «вычисление и память в одном», объединяя хранение и высокоскоростные вычисления — это ключ к преодолению «памятной стены» и революции в архитектуре искусственного интеллекта. Однако, из-за физических ограничений по порогу напряжения для переключения ферроэлектрической поляризации, традиционные ферроэлектрические транзисторы требуют напряжения выше 1,5 В для переключения и стирания данных. Хотя это лучше, чем флеш-память, теоретически невозможно снизить порог ниже 0,7 В, что мешает их интеграции с логическими схемами. Ключевая задача — разработка технологий хранения с напряжением ниже 0,7 В для преодоления «памятной стены» и повышения вычислительной мощности AI-чипов.

Электрические характеристики нанозатворных ферроэлектрических транзисторов при сверхнизком напряжении

В данной работе команда Чжоу Чэнгуан и Пен Лянмао впервые предложила концепцию «структуры ферроэлектрического транзистора с нанозатвором» и механизм «усиления электрического поля в нанозатворе». Оптимизируя структуру устройства, они уменьшили размер затвора до нанометрового предела. Используя эффект концентрации электрического поля на острие нанозатвора, создали в ферроэлектрическом слое область с высокой локализованной концентрацией электрического поля, что значительно усилило локальное поле и снизило пороговое напряжение переключения ферроэлектрической поляризации, превзойдя пределы обычных плоских ферроэлектрических материалов. Это позволило добиться сверхнизкого рабочего напряжения 0,6 В, снизив напряжение хранения до уровня логического напряжения. Созданный ферроэлектрический транзистор обладает энергопотреблением всего 0,45 фж/μм, что на порядок лучше существующих решений, а скорость хранения достигает около 1 наносекунды. Впервые в мире обнаружено, что ферроэлектрические транзисторы при уменьшении физической длины затвора до 1 нм демонстрируют значительное усиление электрического поля за счет концентрации на острие, что существенно улучшает характеристики хранения и открывает перспективы для создания будущих чипов с узлом менее 1 нм.

Анализ механизма сверхнизкого энергопотребления нанозатворных ферроэлектрических транзисторов

(Источник: Caixin)