這是一份付費新聞稿。如有任何詢問，請直接聯繫新聞稿發佈商。

M31驗證4nm工藝的MIPI M-PHY v5.0 IP，推進3nm開發以支持UFS 4.1應用

PR Newswire

2026年2月23日 星期一 16:15 GMT+9 讀取時間約2分鐘

新竹，2026年2月23日 /PRNewswire/ – 全球矽智財（IP）領導廠商M31科技（M31）今日宣布，其經過晶片驗證的MIPI M-PHY v5.0 IP已在先進的4nm製程節點上完成驗證，並積極推進3nm節點的開發。此里程碑展現了M31的核心技術能力，能夠透過全面的高速存儲介面解決方案，實現UFS 4.1（通用閃存存儲），滿足旗艦智慧型手機、車載智慧駕駛艙和AI邊緣計算裝置日益增長的性能需求。

（PRNewsfoto/M31科技）

隨著AI和自動駕駛技術的快速進步，終端裝置對數據傳輸速率的需求呈指數級增長。M31推出的MIPI M-PHY v5.0 IP嚴格遵循MIPI聯盟規範，在HS-G5（高速齒輪5）模式下，每通道數據傳輸速率高達23.32Gbps——是前一代HS-G4的兩倍。該IP集成了自適應均衡（Adaptive EQ）和多振幅信號支持，確保在高速數據傳輸下信號完整性良好，錯誤率低。此外，優化的休眠模式有效延長終端裝置的電池壽命，在高性能與低功耗之間取得最佳平衡。

為進一步加快SoC開發週期，M31建立了完整的UFS解決方案。除了物理層（PHY），該方案還整合了符合JEDEC標準的UFSHCI v4.1控制器IP和UniPro控制層IP。這一站式解決方案大幅降低整合複雜度，並融入ISO 26262功能安全設計流程與認證，滿足車用和高可靠性終端應用的需求。

“在AI部署和車載智能的浪潮中，M31運用其在高速介面IP方面的深厚專業知識，成功在4nm工藝上實現晶片驗證的M-PHY v5.0性能，”M31研發副總裁洪傑倫（Jerome Hung）表示。“結合這一技術與完整的UFS 4.1控制器解決方案，我們持續擴展在先進製程技術和車用安全標準的佈局，將M31定位為下一代高速存儲平台的可信技術合作夥伴。”

Cision

查看原始內容以下載多媒體資料：https://www.prnewswire.com/apac/news-releases/m31-validates-mipi-m-phy-v5-0-ip-on-4nm-advances-3nm-development-to-enable-ufs-4-1-applications-302694398.html