Chỉ 1 nanomet, tiêu thụ năng lượng thấp nhất! Nhóm nghiên cứu của Đại học Bắc Kinh đạt được bước đột phá quan trọng trong lĩnh vực chip

Theo thông báo chính thức từ Khoa Điện tử của Đại học Bắc Kinh, Đại học Bắc Kinh đã đạt được bước đột phá trong lĩnh vực bộ nhớ phi biến mất. Nhóm nghiên cứu của các giáo sư Quỳu Chen Guang và Peng Lian Mao đã thành công giảm chiều dài cổng vật lý của transistor ferroelectric xuống giới hạn 1 nanomet, sáng tạo chế tạo ra transistor ferroelectric có kích thước nhỏ nhất và tiêu thụ năng lượng thấp nhất từ trước đến nay, hy vọng sẽ cung cấp các linh kiện cốt lõi để nâng cao khả năng tính toán và hiệu quả năng lượng của chip AI. Các kết quả nghiên cứu liên quan đã được đăng trực tuyến trên tạp chí Science Advances.

Ảnh chụp bài báo

Thiết bị logic và bộ nhớ là hai thành phần cơ bản để xây dựng mạch tích hợp. Các đơn vị logic tạo thành “trung tâm xử lý và điều khiển” của chip, còn các đơn vị bộ nhớ tạo thành “kho dữ liệu” của chip, hai loại chiếm hơn 70% quy mô thị trường mạch tích hợp. Dưới tác động của Định luật Moore, các transistor logic đã liên tục nâng cao hiệu suất nhờ thu nhỏ quy trình công nghệ và đổi mới kiến trúc, hiện đã sản xuất hàng loạt chip logic 2 nanomet và transistor CMOS hoạt động ở điện áp thấp 0.7V. Tuy nhiên, so với đó, hiệu suất của bộ nhớ phi biến mất phát triển chậm hơn nhiều trong nhiều thập kỷ qua, công nghệ Flash chủ đạo khó thu nhỏ đến các node tiên tiến; quan trọng hơn, việc xóa dữ liệu của Flash yêu cầu điện áp trên 5V. Do đó, các chip hiện tại phải tích hợp mạch tăng giảm điện áp để chuyển đổi điện áp hoạt động giữa các thành phần logic và bộ nhớ phi biến mất, gây ra các vấn đề về diện tích, tiêu thụ năng lượng và hiệu suất. Thêm vào đó, hệ kiến trúc AI hiện đại tập trung vào tối ưu luồng dữ liệu, sự không phù hợp về điện áp giữa logic và bộ nhớ trực tiếp làm gián đoạn trao đổi dữ liệu, gây ảnh hưởng lớn đến khả năng tính toán của chip AI và làm tăng đáng kể tiêu thụ năng lượng.

Triển vọng về cấu trúc bộ nhớ ferroelectric dựa trên công nghệ nanogate phù hợp với điện áp của ngành

Transistor ferroelectric sử dụng sự đảo chiều polarization của vật liệu ferroelectric để lưu trữ dữ liệu, là công nghệ bộ nhớ bán dẫn tiềm năng trong kỷ nguyên chip hậu Moore, nhận được sự quan tâm rộng rãi từ giới học thuật và công nghiệp. Nhờ cơ chế lưu trữ hai trạng thái polarization và cấu trúc transistor ba cổng, có khả năng xây dựng kiến trúc tích hợp lưu trữ và tính toán tốc độ cao phi biến mất, hoàn hảo kết hợp giữa lưu trữ và xử lý nhanh, là công nghệ then chốt để phá vỡ “bức tường lưu trữ” và đổi mới kiến trúc nền tảng AI. Tuy nhiên, đến nay, do giới hạn điện áp chống lại của vật liệu ferroelectric phẳng, transistor ferroelectric truyền thống vẫn cần điện áp trên 1.5V để thực hiện đảo chiều polarization và xóa dữ liệu. Mặc dù tốt hơn Flash, nhưng lý thuyết chung của ferroelectric không thể giảm điện áp xuống dưới 0.7V, do đó không phù hợp với điện áp logic. Việc làm thế nào để đạt được công nghệ lưu trữ siêu thấp dưới 0.7V là chìa khóa để vượt qua “bức tường lưu trữ” và nâng cao khả năng tính toán của chip AI.

Đặc trưng điện học của transistor ferroelectric nanogate ở điện áp cực thấp

Trong nghiên cứu này, nhóm của Quỳu Chen Guang và Peng Lian Mao lần đầu tiên đề xuất cấu trúc “transistor ferroelectric nanogate” và “cơ chế tăng cường điện trường qua cực nanogate”. Bằng cách tối ưu hóa cấu trúc thiết bị, họ đã thu nhỏ kích thước cổng đến giới hạn nanomet. Nhờ hiệu ứng hội tụ điện trường tại các đầu nhọn của nanogate, đã tạo ra vùng hội tụ điện trường cục bộ cực kỳ cường độ trong lớp ferroelectric, từ đó tăng cường đáng kể cường độ điện trường cục bộ, giảm đáng kể điện áp đảo chiều polarization của ferroelectric, vượt qua giới hạn điện áp chống lại của vật liệu phẳng thông thường, phá vỡ nhận thức “điện áp thấp và cường độ điện trường cao không thể đồng thời đạt được”, đạt điện áp hoạt động siêu thấp 0.6V, giảm điện áp lưu trữ ferroelectric xuống mức tương đương điện áp logic. Transistor ferroelectric chế tạo có mức tiêu thụ năng lượng thấp tới 0.45 fJ/μm, cao hơn một cấp độ so với các báo cáo quốc tế, tốc độ lưu trữ gần 1 nanosecond. Nghiên cứu này lần đầu tiên phát hiện ra lợi thế kích thước siêu nhỏ của transistor ferroelectric, khi chiều dài cổng vật lý thu nhỏ đến giới hạn 1 nanomet, điện trường hội tụ và tăng cường rõ rệt, kích thước cổng nhỏ hiệu quả cải thiện đặc tính lưu trữ ferroelectric, chứng minh rõ ràng rằng bộ nhớ ferroelectric có lợi thế rõ rệt trong việc xây dựng chip siêu nhỏ dưới 1 nanomet trong tương lai.

Phân tích cơ chế tiêu thụ năng lượng cực thấp của transistor ferroelectric nanogate

(Theo nguồn: Cailian News)