Hanya 1 nanometer, konsumsi daya terendah! Tim Peking University mencapai terobosan penting di bidang chip

Menurut berita resmi dari Fakultas Elektronik Universitas Peking, Universitas Peking telah mencapai kemajuan terobosan di bidang memori non-volatile. Tim Qiu Chenguang-Peng Lianmao dari Fakultas Elektronik berhasil memperkecil panjang gerbang fisik transistor ferroelectric hingga batas 1 nanometer, secara inovatif memproduksi transistor ferroelectric dengan ukuran paling kecil dan konsumsi daya terendah hingga saat ini, yang diharapkan dapat mendukung perangkat inti untuk peningkatan kekuatan komputasi dan efisiensi energi chip AI. Hasil penelitian terkait dipublikasikan secara daring di majalah Science Advances.

Berikut adalah teks asli artikel:

Tim Qiu Chenguang-Peng Lianmao dari Fakultas Elektronik Mengembangkan Transistor Ferroelectric dengan Konsumsi Daya Terendah di Dunia

Universitas Peking telah mencapai kemajuan terobosan di bidang memori non-volatile. Tim Qiu Chenguang-Peng Lianmao dari Fakultas Elektronik pertama kali mengusulkan “Transistor Ferroelectric dengan Gerbang Nano Super Rendah Daya”. Melalui desain cermat struktur perangkat penyimpanan ferroelectric, memperkenalkan efek penguatan medan listrik gerbang nano, mengembangkan transistor ferroelectric yang dapat beroperasi pada tegangan ultra-rendah 0,6V, dengan konsumsi daya turun menjadi 0,45 fJ/μm, dan memperkecil panjang fisik gerbang hingga batas 1 nanometer, menjadikannya transistor ferroelectric dengan ukuran paling kecil dan konsumsi daya terendah di dunia hingga saat ini, serta menyediakan mekanisme fisik baru yang berpotensi untuk membangun chip node sub-1 nanometer berkinerja tinggi dan arsitektur chip AI berdaya tinggi. Prestasi terobosan ini berjudul “Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V” dan dipublikasikan secara daring di jurnal Science Advances.

Gambar artikel

Perangkat logika dan perangkat memori adalah dua komponen dasar utama dalam membangun rangkaian terintegrasi. Unit logika membentuk “pusat pengolahan dan kontrol” chip, sedangkan unit memori membentuk “gudang data” chip, keduanya menyumbang lebih dari 70% dari skala pasar rangkaian terintegrasi. Didukung oleh Hukum Moore, transistor logika melalui proses miniaturisasi dan iterasi arsitektur, terus meningkatkan performa, saat ini industri telah mampu memproduksi chip logika node 2 nanometer secara massal, dan CMOS transistor beroperasi pada tegangan rendah 0,7V. Namun, dibandingkan itu, performa memori non-volatile selama puluhan tahun relatif tertinggal, teknologi memori Flash konvensional sulit diperkecil ke node yang lebih maju; yang paling penting, memori Flash membutuhkan tegangan tinggi di atas 5V untuk proses penghapusan data. Oleh karena itu, chip yang ada harus mengintegrasikan rangkaian konversi tegangan naik-turun antara unit logika dan memori non-volatile, yang menyebabkan peningkatan area, konsumsi energi, dan berbagai masalah lainnya. Lebih penting lagi, arsitektur chip AI modern berfokus pada optimisasi aliran data, ketidakcocokan tegangan antara logika dan memori langsung menghambat pertukaran data, secara serius menghambat kekuatan komputasi chip AI, dan secara signifikan meningkatkan konsumsi energi.

Perkiraan evolusi tegangan chip logika dan memori serta prospek struktur penyimpanan ferroelectric nano-gate yang kompatibel industri

Transistor ferroelectric memanfaatkan pembalikan polarisasi bahan ferroelectric untuk menyimpan data, merupakan teknologi memori semikonduktor yang sangat potensial dalam teknologi chip pasca-Moore, mendapat perhatian luas dari akademisi dan industri. Dengan mekanisme penyimpanan bistabil polarisasi dan struktur tiga terminal, diharapkan dapat membangun arsitektur integrasi penyimpanan dan komputasi berkecepatan tinggi yang non-volatile, mewujudkan kombinasi sempurna antara penyimpanan dan pengolahan cepat, merupakan teknologi kunci untuk mengatasi “tembok penyimpanan” dan merevolusi arsitektur dasar kecerdasan buatan. Namun, hingga saat ini, terbatas oleh batas tegangan tahanan bahan ferroelectric planar secara fisik, transistor ferroelectric tradisional masih membutuhkan tegangan di atas 1,5V untuk pembalikan polarisasi ferroelectric dan penghapusan data. Meskipun lebih baik dari Flash, secara teori, transistor ferroelectric konvensional tidak dapat menurunkan tegangan ke bawah 0,7V, sehingga tidak cocok dengan level tegangan logika. Bagaimana mewujudkan teknologi penyimpanan dengan tegangan ultra-rendah di bawah 0,7V adalah kunci untuk menembus “tembok penyimpanan” dan meningkatkan kekuatan komputasi chip AI.

Karakterisasi listrik transistor ferroelectric nano-gate dengan tegangan ultra-rendah

Dalam studi ini, tim Qiu Chenguang-Peng Lianmao pertama kali mengusulkan “struktur transistor ferroelectric nano-gate” dan “mekanisme penguatan medan listrik gerbang nano”. Melalui optimalisasi struktur perangkat, secara cerdik memperkecil ukuran gerbang ke skala nanometer. Memanfaatkan efek pengumpulan medan listrik ujung gerbang nano, membangun daerah konsentrasi medan listrik yang sangat lokal di lapisan ferroelectric, secara efektif memperkuat kekuatan medan listrik lokal, secara signifikan menurunkan tegangan pembalikan polarisasi ferroelectric, melampaui batas tegangan tahanan bahan ferroelectric planar konvensional, dan memecahkan anggapan bahwa “tegangan rendah dan medan listrik tinggi tidak bisa bersamaan”, mewujudkan tegangan operasi ultra-rendah 0,6V, serta menurunkan tegangan penyimpanan ferroelectric ke tingkat yang sebanding dengan tegangan logika. Transistor ferroelectric yang dikembangkan memiliki tingkat konsumsi energi serendah 0,45 fJ/μm, satu tingkat lebih baik dari laporan internasional sebelumnya, dan kecepatan penyimpanan mendekati 1 nanodetik. Penelitian ini pertama kali menemukan bahwa transistor ferroelectric memiliki keunggulan miniaturisasi ukuran yang anomali, yaitu ketika panjang fisik gerbang mencapai batas 1 nanometer, medan listrik terkonsentrasi dan diperkuat secara signifikan, ukuran gerbang yang sangat kecil secara efektif memperbaiki karakteristik penyimpanan ferroelectric, menunjukkan bahwa memori ferroelectric memiliki keunggulan signifikan dalam membangun chip node sub-nanometer di masa depan.

Analisis mekanisme konsumsi daya ultra-rendah transistor ferroelectric nano-gate

(Sumber: Cailian News)