Lambdas, avec la première solution innovante d'IA basée sur le contrôleur IP HBM4E dans l'industrie

TechubNews · 2026-03-04T16:01:07+00:00

Lambertus a publié l'IP du contrôleur de mémoire HBM4E, prenant en charge un débit maximal de 16 Gb/s par broche, avec une bande passante mémoire allant jusqu'à 4,1 To/s, spécialement conçu pour les accélérateurs AI et le calcul haute performance. Cette solution, basée sur plus de 100 expériences réussies, offre des fonctionnalités de fiabilité et peut collaborer avec des solutions PHY tierces, désormais en licence ouverte.

TechubNews

2026-03-04 16:01:07

Création du résumé en cours

Rambus Inc. a publié aujourd’hui le contrôleur IP de mémoire HBM4E. Cette solution est la première du secteur conçue pour répondre aux besoins élevés en bande passante mémoire, capable de satisfaire les exigences des accélérateurs d’intelligence artificielle de prochaine génération, des processeurs graphiques et des systèmes de calcul haute performance. Le nouveau contrôleur supporte un débit maximal de 16 Gb/s par broche, offrant jusqu’à 4,1 To/s de bande passante mémoire par appareil HBM4E.

Les appareils HBM4E utilisent des puces DRAM empilées verticalement, offrant une bande passante mémoire extrêmement élevée et une faible latence, ce qui est particulièrement avantageux pour les systèmes d’IA et de calcul haute performance. Cette solution, conçue pour les accélérateurs d’IA, peut atteindre une bande passante mémoire totale de plus de 32 To/s lorsqu’elle connecte 8 stacks HBM4E, ce qui la rend idéale pour l’entraînement de modèles à grande échelle et les charges de travail de calcul intensif.

La mémoire à haute bande passante est devenue une technologie fondamentale pour les puces d’IA modernes, aidant à réduire l’écart entre le débit de calcul et la vitesse d’accès à la mémoire. Rambus vise à offrir un avantage différenciateur clé dans la conception de puces d’IA grâce à ce contrôleur IP.

Ce nouveau contrôleur HBM4E est développé à partir de l’expérience réussie de Rambus dans plus de 100 projets de conception HBM et de sa connaissance approfondie des interfaces mémoire IP. Il intègre des fonctionnalités de fiabilité pour aider les clients à réussir leur première fabrication.

Cet IP peut être utilisé en collaboration avec des solutions PHY standard ou spécifiques à des tiers pour construire des sous-systèmes mémoire HBM4E dans des emballages 2.5D ou 3D. Cela offre une flexibilité pour l’intégration dans des SoC d’IA ou des puces personnalisées, supportant une variété de scénarios de déploiement en cloud, en entreprise et en edge. Cet IP est désormais disponible sous licence et est proposé aux clients en accès anticipé.

Voir l'original

Cette page peut inclure du contenu de tiers fourni à des fins d'information uniquement. Gate ne garantit ni l'exactitude ni la validité de ces contenus, n’endosse pas les opinions exprimées, et ne fournit aucun conseil financier ou professionnel à travers ces informations. Voir la section Avertissement pour plus de détails.